Додайте свій проект безкоштовно і почніть отримувати пропозиції від фрілансерів-виконавців вже через хвилини після публікації!

Программа DDS на Altera FPGA 10CL025YE144C8G, verilog

минув час актуальності


Нужно генерировать 10 синусоидальных частот, результат должен складываться.

Частоты задаются по SPI.
Сигнал генерируется параллельным ЦАП - частота обновления 20 МГц


Программа разрабатывается на этапе создания принципиальной схемы.

Результат проекта:

1 . программа на verilog. Верхний уровень - схема.

2. Симуляция

3. Расчёт временных связей

4. Расчёт энергопотребления


Я приложил картинку со структурой, которую я предлагаю, но не рассчитываю на то, что её можно понять без комментариев.

Дополнительные вопросы в личной переписке.

Додатки 1

Перегляд контактної інформації доступний тільки зареєстрованим користувачам.

Зробити ставку!

Замовник не бажає робити передплату? Оплату через Сейф допоможе уникнути можливого шахрайства.

  1. 1 день300 ₽
    Николай
    Николай Чердинцев
    117   

    Цену и сроки обсудим, что за ПЛИС стоит? Altera или Xilinx? какие ресурсы её?

    Росія Росія | 3 грудня о 11:17 |

Замовник
Данат
Данат Попов
Україна Запоріжжя  2  0
Проект опублікований
9 днів 22 години тому
137 переглядів